

DC/DCコンバータ回路における ノイズ解析手法の開発

Development of Noise Analysis Method for DC-DC Converter Circuit

松原 康夫
Yasuo MATSUBARA

平林 勝次
Katsuji HIRABAYASHI

角中 明大
Akihiro KADONAKA

藤井 久士
Hisashi FUJII

要旨

一般的に自動車用 ECU (Electronics Control Unit) には、自動車に搭載されたバッテリーの電圧を変換するための DC/DC コンバータ回路が実装されている。この回路がスイッチング動作すると、広帯域に渡り強力なノイズが発生するため、EMC (Electro Magnetic Compatibility) 対策が困難である。そのため、ECU 開発の初期段階から EMC 設計を織り込むために、ノイズシミュレーション解析のニーズが高まっている。

しかし、一般的なシミュレーション解析手法では、精度と時間の問題があるため、実際の ECU 開発で使えないことが多い。そこで、今回、新たに効率的なシミュレーション解析手法を開発した。本手法により、EMC 専門家ではない ECU 開発設計者自ら、設計初期段階から EMC 設計の織り込みを容易に行うことができる。本論文では本解析手法について述べる。

Abstract

In general, a DC-DC converter circuit which converts the voltage of battery mounted on vehicle is installed in ECU (Electronics Control Unit) for vehicle. As strong noise is generated over a wide band by switching operation of this circuit, it is very difficult to take EMC (Electro Magnetic Compatibility) measure. Therefore, the need of noise simulation analysis has become high in order to incorporate EMC design into the product design from the initial stage of ECU development.

However, general simulation analysis method cannot apply to actual ECU development in many cases because of problem of the accuracy and the time.

Therefore, we have developed an efficient simulation analysis method. By using this method, ECU development designer who is not an EMC specialist himself / herself can easily incorporate EMC design into the product design from the initial stage of design. We introduce this analysis method in this paper.

1. はじめに

自動車業界は、自動運転や電動化など 100 年に一度とも言われる大きな変革期に入っている。それに伴い、ECU (Electronics Control Unit) は高度化、複雑化する一方、世界的な EMC (Electro Magnetic Compatibility) 法規制の強化により、ECU を取り巻く環境は厳しくなっている。

一般的に ECU は、自動車に搭載されたバッテリーから供給された電源を、ECU 基板に実装された DC/DC コンバータ回路で、マイコンなどの動作に必要な電圧に変換している。このとき、スイッチング動作により、低周波から広帯域にわたり強力な高調波ノイズが発生する。このような EMC に対する製品開発における対策は、通常設計段階から実施するが、基板などの各種設計条件が絡むため、

製品評価段階での EMC 対策とならざるを得ない場合が多い。この場合、各種制約条件も多く、時間とコストのロスが大きい。

そのため、設計初期段階から EMC 設計の織り込みを狙い、世の中でも DC/DC コンバータ回路のノイズシミュレーション解析の取組みが広く行われている。今回、DC/DC コンバータの降圧回路を対象に、新たに効率的なシミュレーション解析手法を開発したので、その取組みについて述べる。

2. DC/DCコンバータの動作とノイズメカニズム^{1) 2) 3)}

降圧型の DC/DC コンバータ回路の役割は、入力された DC 電圧をスイッチング素子 (MOS FET など) でオン/オフさせて分割し、コイルとコンデンサにより平滑することで所望の DC 電圧を出力する。出力電圧は、スイッチング・レギュレータ IC で常時検知し、検知した状態に合わせてスイッチング素子のオン/オフを制御して、一定の電圧を得る (図 1)。




図 1 降圧型 DC/DC コンバータの回路と電圧波形

このとき、スイッチング・レギュレータ IC のスイッチング周波数は、数百 kHz から数 MHz のため、その通倍のノイズが、AM、FM、DAB ラジオの周波数帯域 (510kHz ~ 245MHz) 付近の広帯域にわたり、狭い周波数間隔で現れる (図 2)。




図 2 スwitchング周波数の通倍ノイズ

また、スイッチングノードの立上り時には、大きなリンギングが発生する (図 3)。このノイズメカニズムは、TOP 側 MOS FET (Q_t) が ON になると、BOTTOM 側 MOS FET (Q_b) の寄生容量 C (数 pF ~ 数十 pF) が充電される。そして、入力コンデンサ、 Q_t 、 Q_b で構成されるループ内 (図 3 の太枠部) の基板配線などの寄生インダクタンス L に蓄積されたエネルギーが、入力コンデンサに比べて容量が小さく影響が支配的な寄生容量 C と共振を起こす。このとき、リンギング周波数 (100M ~ 300MHz 付近) で、広帯域に渡る高調波ノイズが盛り上がり、FM、DAB 帯のノイズが問題になる場合がある (図 4)。




図 3 DC/DC コンバータ回路のリンギング




図4 リンギングによるノイズの増加例

これらの高調波およびリンギングによるノイズの影響を設計初期段階で把握して、製品にEMC設計を織り込む必要がある。

3. ノイズシミュレーション解析手法の動向

3.1 一般的な解析手法

設計初期段階からEMC設計を織り込むための回路シミュレーションと電磁界シミュレーションを連携した一般的な解析手法を次に示す（図5）。




図5 回路解析と電磁界解析のツール連携解析

- ① 基板配線のSパラメータを電磁界シミュレーション解析ツールで計算する。
- ② ①の出力結果と部品(MOS FET)のSPICEデータを組み合わせて、回路シミュレーション解析ツールで回路動作の解析を実行する。
- ③ ②の出力結果を電磁界シミュレーション解析ツールに取り込み、ノイズ現象の解析を実行する。
- ④ 電圧／電流の波形・スペクトラム、磁界／電界分布などの結果を出力する。

3.2 一般的な解析手法の問題点

一般的な解析手法では、回路の動作波形とEMC特性を確認できる一方、次の問題点があるため、ECU開発で活用できないことが多い。以下、重要度の順（Q:品質、D:実行期間、C:コスト）に示す。

問題点1：正しい解析の実行が困難（Q：品質）

回路シミュレーション解析において、解析に必要な部品(MOS FET)のSPICEデータを入手するのが難しい。また、入手できてもデータ精度が悪く、正しい解析の実行が難しい。

問題点2：短時間での解析が困難（D：実行期間）

電磁界シミュレーション解析において、基板の配線などが高密度かつ複雑なため、計算時間が膨大になる。

問題点3：運用コストが高い（C：コスト）

回路シミュレーション解析に加えて、一般的に高額な電磁界シミュレーション解析の運用コストも発生する。

3.3 開発目標値の設定

これらの問題解決のため、今回、ECU 開発設計者自ら、設計初期段階から EMC 設計の織り込みができる新ノイズシミュレーション手法を考案、開発した。開発にあたり、ECU の設計初期段階で利用するために必要な条件から次の目標を設定した(表 1)。

解析精度 (Q) :

ECU の個体差および実測値のバラツキ範囲であること

実行期間 (D) とコスト (C) :

ECU 開発で要求される期間とコスト

表 1 開発目標値 (新手法)

目標項目				一般的な手法	目標値(新手法)
1	Q	実測との差異	周波数	最大33%	10%以内
			レベル	最大9dB	6dB以内
2	D	計算実行期間		2週間前後	1日以内
3	C	運用コスト		—	現行比 ▲75%以上

4. 新ノイズシミュレーション解析手法の開発

4.1 考案したノイズ解析手法

前述の開発目標を達成するため、シミュレーション解析ツールは、モデリングが容易で高速な解析が行える PI (Power Integrity) シミュレーション解析ツールを用いた。PI シミュレーション解析ツールは比較的安価のため、運用コストも抑えることができる。今回、解析精度を損なわず、短時間で実行できるノイズ解析手法を考案した。そのフローを図 6 に示す。



図 6 考案したノイズ解析手法のフローチャート

運用手順は次による。

【手順 1】短時間で解析するため、ノイズが大きい基板の配線部分をモデリングし、計算を行う。具体的には、Qb のリカバリ電流と、入力コンデンサ、Qt、Qb で構成されるループ内 (図 7 の太枠内) の寄生インダクタンス L により、 $1/2 \times L \times I_r^2$ のエネルギーが蓄積、開放されるため、この閉回路を解析する。

【手順 2】部品 (MOS FET) の SPICE データは、入手が難しく、データ精度が悪いため、使用しない。ノイズ発生の瞬間の動作に限定し、スイッチング動作の解析は行わず、部品を等価回路に置換する。具体的には、BOTTOM 側 MOSFET (図 7 の Qb) のリカバリ電流 I_r がノイズの起点になるため、これを電流源に置換する。そして、このとき、TOP 側 MOSFET (図 7 の Qt) は ON しているため、ショートした等価回路に置換する。




図 7 閉回路ループの等価回路置換

【手順3、4】PIシミュレーション解析で広く行われているZパラメータによるインピーダンス特性で評価する。ふく射ノイズは、基板からのノイズふく射の抑制度合いを評価するため、電流源を観測点「PORT1」に設定して、基板を見た入力インピーダンス「Z11」のデータを取得する。一方、伝導ノイズは、基板のコネクタ端子の伝導雑音を評価するため、コネクタ端子に近い入力コンデンサを観測点「PORT2」に設定して、電流源「PORT1」から「PORT2」への伝達インピーダンス「Z21」を取得する。これらのZパラメータ（Z11、Z21）が大きい周波数において、基板配線の悪い箇所を特定するため、「近傍界ノイズ分布」を取得する（図8）。




図8 取得データ例

【手順5】前述の手順1～4にて、基板配線などを変更した数種類の基板を同様に解析する。これらの解析から得たデータを比較して、ノイズ量が最小の基板を選択する。

これにより、設計初期段階から効率的にEMC設計の織り込みができる。

この新解析手法と一般的な解析手法との比較を次に示す（表2）。

表2 ノイズ解析手法の比較

ノイズ解析手法	新手法	一般的な手法
	PI解析	回路と電磁界解析
スイッチング動作 (ON/OFF)	なし (ノイズ発生の瞬間のみ)	あり
電源/GND配線	一部 (ノイズ大の閉回路のみ)	全て
SPICEデータ	不要	必要
メット (できる事)	工数小、短時間 (1日)	回路の動作波形とEMC特性を確認可能
デメット (できない事)	回路の動作波形は確認不可	工数、時間を要す (2～3週間) 精度が得られにくい

4.2 検証

4.2.1 検証方法

前述の新解析手法の成立性を確認するため、検証基板による検討を進めた。なお、実運用を想定して、ノイズ量が最小の基板を選択可能か確認するため、ノイズへの影響が大きい閉回路ループの面積（図7の太枠部）が異なる基板を二種類製作して結果を比較した（表3）。

表3 基板アートワークの仕様

	1層	2層	3層	4層
ループ小 (標準)				
面積: 117.45mm ²				
ループ大 (面積4倍)				
面積: 469.80mm ²				
4層基板 1.6mm厚、基板外形サイズ: 110mm×60mm				

取得データは、AM、FM、DAB帯のふく射、伝導ノイズとする（図9）。検証は二つのステップで実施した。次に示す。




図9 電波暗室での測定状況（左：ふく射、右：伝導）

検証(1)：シミュレーション方法の最適化

品質工学を適用して、PIシミュレーション解析ツールの精度が高い設定条件を見極める。

基本機能は、実機の実測結果に近いシミュレーション結果を出力する。特性値は、シミュレーショ

ン結果でのノイズ電圧のピーク値として、ゼロ点比例式にて評価する（図 10）。




図 10 品質工学における各因子と水準の決定

検証 (2)：シミュレーションと実測の相関

実測データとシミュレーションデータの相関を確認する。

4.2.2 検証結果と考察

検証 (1)：シミュレーション方法の最適化

シミュレーション解析するために基板パターンをメッシュ状に分割する設定（因子 A）が、SN 比および感度の寄与度が大きく、解析精度への影響が大きい。一方、基板パターンの微小な形状を簡易化する設定（因子 B～E）は、解析精度への影響が小さい結果が得られた。

最適条件は、SN 比が大きく、感度がゼロに近い

ほどよいため、因子 A1 を選出した。なお、因子 B～E は、解析精度への影響が小さいため、短時間で計算が可能な設定とした（因子 B1、C1、D1、E1）。確認実験を行い、利得の再現性を確認した。その結果、目安 $100 \pm 30\%$ に対して、感度はほぼ範囲内である（66.0～100.7%）。一方、SN 比は、目安より大きくなっているが（最大 196.4%）、1db 未満で比較した結果であり、問題ない（図 11）。

以上、利得の再現性が確認できたことから、シミュレーション方法の最適化ができた（表 4）。




図 11 シミュレーション方法の検討結果

表 4 シミュレーションの最適設定条件

設定項目	最適設定	備考
A メッシュ分割サイズ	2mm	基板仕様により、調整必要
B 形状簡易化①：穴削除	ON (2mm以下)	-
C 形状簡易化②：面削除	ON (メッシュ分割サイズ以下)	-
D 形状簡易化③：層間結合削除	ON (結合容量小)	-
E 形状簡易化④：複数ビア統合	ON (メッシュ分割サイズ1/2以下)	-

検証 (2)：シミュレーションと実測の相関

シミュレーションデータと実測データの相関性を確認した。AM、FM 帯は、周波数、レベルとも目標値以内である。なお、DAB 帯の一部周波数（170M～190MHz）においては、レベルに相関が得られなかった（図 12、表 5）。




図 12 実測とシミュレーションの比較

表 5 実測とシミュレーションの相関性の一覧表

		AM帯	FM帯	DAB帯
		0.51M-1.71MHz	76M-108MHz	174M-240MHz
目標値	周波数	10%以内		
	レベル	6dB以内		
	ふく射	周波数 [○] 2.5%	[○] 3.2%	[○] 2.0%
	伝導	周波数 [○] 2.0%	[○] 2.0%	[○] 1.0%
結果※1	ふく射	レベル [○] 2.6dB	[○] 3.8dB	[×] 15.7dB
	伝導	レベル [○] 0.4dB	[○] 2.0dB	[×] 8.1dB

※1 凡例
○：相関あり（目標値を満たす）
×：相関なし

5. 本解析手法の評価

3.3 章で設定した開発目標値に対して、QCD 視点で評価した。結果は、次による（表 6）。

表 6 新ノイズ解析手法の評価結果

			目標値	結果	達成度
Q	周波数	AM	実測との差異 10%以内	2.5%	○
		FM		3.2%	○
		DAB		2.0%	○
	レベル	AM	実測との差異 6dB以内	2.6dB	○
		FM		3.8dB	○
		DAB		15.1dB	×
D	計算実行期間	1日以内	4H~12H		○
C	運用コスト	現行比▲75%	現行比▲89%		○

Q：DAB帯のレベルを除き、ほかは全て目標を達成した。
D：今回の4層基板では、計算時間は約10分であった。弊社の実製品では、回路規模、基板の層数、枚数などを考慮した場合、4~12時間と推定される。
C：一般的に高額な電磁界シミュレーション解析が不要で、PIシミュレーション解析だけで運用できることから、現行比▲89%の大幅なコスト削減が図れた。

以上の結果より、Q の DAB 帯のレベルを除き、ほかは全て目標を達成した。したがって、AM、FM 帯の周波数において、短時間かつ低コストで ECU 開発に利用できる。DAB 帯以上の周波数のレベルについては、今後の検討場面で、周波数帯域外を含めた、周波数全体の特性を確認して、原因を解明していく。

6. おわりに

今回、EMC 専門家でなくても容易に利用可能な PI シミュレーション解析ツールを用いて、DC/DC コンバータのノイズ解析手法を考案、開発することができた。これにより、ECU 開発設計者が自ら、設計初期段階から EMC 設計の織り込みを効率的・効果的にできる目途がついたと考える。

今後は、今回の新解析手法を使って、データ蓄積を行い、高い周波数における精度の傾向と最適

策を見極め、ECU 開発に幅広く使用していく。また、現時点では、基板上の DC/DC コンバータの降圧回路が対象となるが、将来的には、昇降圧回路や、基板と筐体の一体解析など、適用範囲を拡張していく。

参考文献

1) EDN JAPAN

<http://ednjapan.com/edn/articles/0812/01/news136.html>

2) Tech Web

http://micro.rohm.com/jp/techweb/knowledge/dcdc/dcdc_pwm/dcdc_pwm03/3164

3) 村田製作所

<https://www.murata.com/ja-jp/products/emc/emifil/knowhow/basic/chapter02-p3>

筆者紹介




松原 康夫
まつばら やすお

共通技術推進部



平林 勝次
ひらばやし かつじ

共通技術推進部



角中 明大
かどなか あきひろ

共通技術推進部



藤井 久士
ふじい ひさし

共通技術推進部