


ハードIPの構築

Creation of Intellectual Property for Hardware Designs

岡 原 章 雄 Akio Okahara
三 輪 昇 平 Syouhei Miwa
木 村 修 治 Syuuji Kimura



要 旨

世界情勢が激しく変化する現在、企業が成長していくためには、市場ニーズを的確に捉えた新規分野のビジネス開拓を積極的に推進していかなければならない。製品開発の上流を担う設計部門においては、設計の再利用に重点をおいた仕事の仕方へ変革し、設計効率、設計品質を画期的に向上していくことで、多くの設計者を新規分野へパワーシフトしていくことが重要である。

この課題を解決していくためには、製品設計の場面で、前もって設計・検証された再利用可能なブロックベースでの設計成果物（IP: Intellectual Property）を有効に利用し、設計効率・品質を向上させる必要がある。

本稿では、車載用制御機器のハードウェア設計の内、特に回路設計場面をクローズアップし、現在、当社で構築している回路IPの基本的な概念と、これを有効利用していくために独自開発した設計支援ツールについて紹介する。

Abstract

To maintain growth amid a turbulently changing world situation, enterprises must move actively ahead with development of new business fields that accurately reflect market needs. It is important that the design outfits - who handle the initial phase of product development - reform their working method to one that emphasizes reuse of designs and hence achieve groundbreaking improvements in design efficiency and quality. In this way they will progressively propel large numbers of designers into new fields.

To that end it will be necessary to make good use of pre-designed and -verified reusable blocks of design outcomes (intellectual property - IP) in the product design arena as a means of raising design efficiency and quality.

This paper takes a close-up look at circuit design processes in the field of hardware design for in-vehicle control equipment. It describes the basic concepts for Circuit IP that are currently being created at our company and presents independently developed design support tools intended to facilitate effective utilization of such concepts.

1

はじめに

自動車と自動車業界を取巻く環境の変化は激しい。地球温暖化防止のためのCO₂削減、各種有害物質の削減、リサイクル率の向上のための開発を、今後も更に加速していかなければならない。また、自動車にとって新しい機能となるIT化、即ちユビキタス社会へ対応していくための開発も、同時に推進していかなければならない。

このような開発アイテムの多様化に対応するために、自動車メーカ各社は「モジュール化」や「開発アライアンスの見直し」を進め、開発の効率化を行ってきたが、まだ不十分である。さらに、従来技術での短期開発を行い、新システム開発へパワーシフトしていくことが必要となっている。


2

当社における物作り改革

2.1 今までの歩み

自動車部品メーカである当社においても、従来技術での短期開発、新規開発へのパワーシフトは早急に必達していかなければならない課題である。これらの課題に対応していくため、当社においては新しい物作りを目指した活動を実施してきた。まず1997年からスタートしたSRM2000 (Super Rapid Module) の取り組みは、製品の設計開発から製造までの最適化を行い、製品の開発期間の短縮とコスト競争力を飛躍的に向上させる活動であった。これは、コンカレントエンジニアリングの手法を用いて、製品設計、評価、製造に関する全ての技術者が、製品の企画段階で、関連する全ての情報、ノウハウを共有し、早期に課題抽出、問題解決を行い個々の製品作りの最適化を実現する活動であった。(図1)

従来の物作り



現状の物作り (コンカレント=SRM2000)




図-1 SRM2000での物作り変革

Fig.1 Transformation of manufacturing via SRM2000

しかし、多様化するシステム、開発量の増大に対応するためには、個々の製品開発の最適化だけでは、不十分である。即ち、グループ、組織、事業、企業における全体の最適化へと発展するような、新しい製品開発、物作りへと進化していかなければならない。

全体の最適化を実現していくための活動として、当社ではSRE2001 (Speedy Reliable Engineering) を2000年よりスタートした。この活動は、多くの製品における設計・評価・製造の個々の作業の横並びをとり全体として最適化しようとする試みである。この試みを成功させることで、今までほとんど流用することの無かった他分野での優秀な設計資産、ノウハウを、自分野への設計・物作りに、織り込むことが可能になる。そして、多くの分野において相互に再利用していくことで、開発期間の短縮と品質の向上を実現できる様になる。そして更に、設計・評価・製造の個々の作業の最適化も、作業の流れ全体も同時に最適化していくことで、全体最適化された新しい物作りが達成できるのである。(図2)




図-2 作業の全体最適化 (SRE2001)

Fig.2 Overall optimization of operations (SRE2001)


今後当社においては、Automotive Electronics (車載制御機器) 部門、Car Infotainment (車載情報/エンタテインメントシステム) 部門の融合を目指していく上で、各部門での全体最適化を早急に実現しておくことが重要である。

2.2 設計における課題

過去の設計資産を再利用していく方法としては、設計者がそれぞれの担当製品での最適化を最大の課題として設計した成果物 (たとえば、回路図とか基板図など) を標準として登録し、再利用する方法が取られていた。しかし、この方法では、設計段階の初期における再利用への配慮が不十分で、当初設計した時の思想、考え方 (原理)、検討課

題とその結果（制限事項など）など、再利用していく上で最も重要な情報が明確に残されていない場合が多い。

このような従来の標準化では、個々の設計者が情報の整理から始めなければ、過去の設計成果物を間違いなく再利用することができない。しかし、個々の設計者の持つスキルが、それぞれ異なるために、本来誰が実施しても同じであるべき作業でも、設計者によっては、異なる結果を生み出してしまうことになる。この様な状態では、設計品質の向上は望むべくもない。（図3）



従来の標準化： 誰かが決めた物を、他の人も使いなさい。
⇒ ブラックボックス化
⇒ 変化へ対応するための情報不足

⇒ 作業の質、品質の低下

図-3 従来の標準化設計と再利用時の問題点

Fig.3 Conventional method for standardized design and its problems for reuse

この状況を打破するための手法として、設計工数の増加を承知の上で、チェックリスト強化、DRの強化といった方法を採用している。しかし、多様化するシステムや開発量の増大に対して、このような品質向上のための手法だけでは既に限界となりつつある。

2.3 新しい物づくりの実現のために


新しい物づくりを実現するための最も重要な手法の1つがIP (Intellectual Property) 化である。

IP化とは、前もって後の再利用を考慮して、設計の思想、考え方（原理）、検討課題と検証結果を誰でもが納得のいく形で（原則に従って）ドキュメント化した設計情報を一元的に管理し再利用していくことである。

特に当社では、製品設計部門で使用していく設計IPを、「機能ブロック単位毎に、要求仕様と設計仕様と設計結果等を共有し、後の製品設計や新たなIP設計時に再利用することで、設計品質の向上と効率化が行える設計資産」と定義した。

このように、管理された設計IPを使っていくことで、再利用時に起こりうる、設計者による判断の違いを排除し、

あるべき一つの原理原則に即した結果が出せるようになる。そして、関係する全ての設計者が同じ目的を共有することができ、その結果、設計品質の安定・向上を図りかつ設計効率の向上を実現していくことができるようになる。（図4）



IP化： ・誰でもが理解でき、納得の行くものを全員で原理原則的に決めて使う。
・IPという共有知的財産は、常に価値が高まる様に、財産管理する。

共有財産化すれば、自ずと作業を行う全員の目的が一致する。

⇒ 作業の質、品質が安定する。

図-4 IP化時の再利用
Fig.4 Reuse under IP setup

また、物作りに関わる全ての技術情報をIP化していくことで、当社が目指す新しい物作り（SRE2001）による全体最適化が実現する。（図5）




図-5 新しい物作り（SRE2001）
Fig.5 The new manufacturing (SRE2001)

本稿では、このような考え方にに基づき当社で推進している設計IP化（ハードIP、機構IP、ソフトIP、製技IP等）活動の内、ハードウェア設計の最上流に当たる回路設計に焦点を絞り、回路IP化のポイントを紹介する。

また、回路IPを製品設計に再利用していく上でその効果を最大限に引き出していくために当社独自で開発したIP化設計支援ツールを紹介する。

3

回路IPとは何か

3.1 回路IP設計の原則

製品の設計効率の向上と設計品質の向上を両立させる目的で、回路IPを効果的に使っていくためには、まず、再利用可能な回路IPのライブラリが必要である。一方、これらの回路IPの開発者は再利用可能な回路IPを作る一貫した設計手法を用いなければならない。この手法は以下の原則に基づいていなければならない。

- ①IP開発者や他の設計チームで回路IPの中身が変更されたり、再利用されることを念頭においた、仕様から、定数設計、基板設計、製品製造・検査までの各段階に関わる設計情報の作成。
 - ②一貫した、伝えやすい形式で設計情報を取り込めるツールと設計プロセスを使用する。
 - ③オリジナルのIP開発者がいなくても、回路IPを簡単に結合できるツールと設計プロセスを使用する。
- これらの要件を満たしていく上で、次章で紹介するIP化設計支援ツールとの連携は欠かすことのできない条件である。

3.2 回路IPの設計単位

従来回路設計業務に使用している電気系CAD（Design Synthesys）での回路設計単位は、プリント基板単位である。プリント基板単位で一つのIPとした場合、他の多くのプロジェクトや設計チームで再利用するには、あまりにも大きすぎる機能であり、そのほとんどが再利用に適していない。特に車載用制御機器の場合、1製品で1プリント基板である場合がほとんどであり、その中には多くの機能ブロック（例えば、電源回路、種々センサ・アクチュエータ

とのインターフェイス回路、マイコンなど）が結合されて構成されている。（図6）

再利用の容易性を考慮した場合、回路IPの設計単位は前述のような個別の「機能ブロック」単位であることが望ましい。多くのプロジェクトや設計チームで回路IPを相互に再利用し設計効率・品質を効率的に向上させていくためには、機能ブロック単位の大きさを前もって定義しておく必要がある。勿論、厳密に機能ブロックの大きさを限定してしまう必要はない。

車載用制御機器分野において、再利用のし易さを考慮して細分化・最小化した回路IPの機能ブロックの単位を表1に示す。電源回路、種々のインターフェイス回路、マイコンや通信回路といった機能単位である。これら約30種類の機能ブロックを回路IPの最小機能単位とすれば、車載用制御機器分野の種々のコンピュータにおいて、仕様が合えば相互に再利用できる回路IPとすることができる。

表-1 回路IPの最小機能単位

Table 1 Smallest function units for Circuit IP

入力	スイッチ入力回路 MPU入力回路 ノック入力回路 レゾルバ入力回路 高周波入力回路	アナログ入力回路 MREホールセンサ入力回路 A/F入力回路 コンライトセンサ入力回路
出力	小信号出力回路 レゾルバ出力回路 小信号アナログ出力回路 モーター出力 ・Hブリッジ回路	バルブリレー出力回路 ランプ／ヒータ駆動回路 エアバック点火回路 ・ステッパ駆動回路
シリアル通信	CAN通信回路 差動通信回路 LOCAL通信回路	ボディ系通信回路 ISO9141回路
センサ	ミリ波センサ トルクセンサ	加速度センサ
その他	電源回路 コンデンサメモリ回路	CPU+周辺回路 EEPROM

エンジン制御コンピュータ




図-6 エンジン制御コンピュータの構成例

Fig.6 Sample configuration of engine control computer

ある一つの種類のコンピュータ（例えばエアバックコンピュータとかエンジン制御コンピュータといった製品）の開発だけを考えた場合、前述の最小機能単位のいくつかを組み合わせる一つの回路IPとした方が、そのコンピュータの開発にとっては効率的である。しかし、事業全体、企業全体で考え、長期的に見た場合、分野を超えた視点に立ち再利用可能な回路IPを設計し共有資産としていくことは、今後の多様化する開発設計において全体最適を考え開発リソースを配分して、最も効率化した開発体制を構築していく上で、必ず必要となる。

現在、設計ツールが十分に整備されているASIC開発分

野の試算では、一般的な再利用可能なブロックを設計するコストは、1回だけしか利用しないブロックの設計コストに比べて2～3倍かかると考えられる。しかし、高度に再利用可能な設計がなされているブロックを利用すれば、同じ機能で1回しか使わないブロックを開発する労力に比べて1/10以下の労力ですむ。このように、そのブロックの再利用によって、そのブロックに該当する設計の生産性が10倍以上向上するのである。また、再利用を十分に考慮されていないブロックでは、生産性は2倍に落ちる。従って、再利用できるように設計されたブロックを用いることは、再利用が考慮されていないブロックを再利用することと比較して5倍以上の生産性を得ることができると試算されている。¹⁾

3.3 回路IPに必要な情報

完全に再利用可能な回路IPを設計するための条件がいくつかある。以下にその条件を示す。

①広範な問題を解決するよう設計されていること。

即ち、設計当初のターゲットと異なるアプリケーションにも適用できるように、容易に変更できなければならない。

②いろいろな種類のシミュレータでシミュレーションできるようモデルを用意しなければならない。

③回路IPが使用されるアプリケーションとは独立に検証されなければならない。

回路IPの全機能を検証するためのテストベンチを開発する労力を省くために、ある製品やアプリケーションに特化した部分的な検証しかおこなわれていない場合がある。再利用可能な設計するためには、より高いレベルで規定された回路IP単独での検証方法を同時に備えていなければならない。

④高い信頼性が得られるよう検証されなければならない。

これは、③の条件とは逆に、実際に再利用する製品やアプリケーション下での検証が出来るようにすることである。たとえば、当社で開発したリアルタイムシミュレータであるCRAMAS Rtypeの様なRapid Prototype ECUのボードに回路IPのブロックを前もって組み込んでおくことで、実際に再利用する製品やアプリケーション下での検証を容易に実現できるようになる。また、ノイズシミュレータ等と連携して、プリント基板上の部品配置やパターン接続の検証も対応できるように情報を提供する必要がある。

⑤適用および制限の範囲が完全に規定されていなければならない。

回路IPの特性を示すパラメータの範囲とこれを変更するための有効な方法が規定されていなければならない。また、パラメータやその変更方法についての制限事項は全て定量的に規定されていなければならない。さらに、回路IPの使用方法に関するインターフェース上の要件および制限事項も規定されていなければならない。

勿論、現在当社で蓄積している回路IPはこれら5つの条件を全て満たしている訳ではない。次章で紹介するIP化設計支援ツールの充実、回路シミュレータの素子モデルの整備、ノイズシミュレータの検証等、解決すべき課題は多い。

本節では、前述の5つの条件の内⑤の条件を満たすために、Automotive Electronics（車載制御機器）部門で考案した回路IPのパラメータについてそのポイントと実現できる機能について紹介する。

回路IPはいくつかの回路素子を使って少なくとも一つの機能を実現するように構成したブロック回路である。このブロック回路を一つの素子（のような物）と考えた場合、そこには必ず1つ以上の入力端子、出力端子、と電源端子が存在する。この回路IPの端子点における電圧値あるいは電流値の相互の関係を定量化することを、回路IPのパラメータ記述の基本としている。即ち、回路設計者として当然検討すべきことを明確に文書化することであると言える。

全ての回路IPのパラメータは以下の4つに分類することができる。機能パラメータ、入力パラメータ、出力パラメータ、環境パラメータである。（図7）

機能パラメータは、回路IPの入力端子の電圧値（あるいは電流値）と出力端子の電圧値（あるいは電流値）との関係を記述するものである。即ち、回路IPの持つ機能を示している。また、電源電圧と電源電流の関係も機能パラメータとして表す。

入力パラメータは、回路IPの入力端子における電流値と電圧値の関係を記述するものである。入力電圧限界値や電流限界値なども入力パラメータとして表す。このパラメータで回路IPの入力側のインターフェイス情報を記述することができる。

出力パラメータは、回路IPの出力端子における電流値と電圧値の関係を記述するものである。出力電流限界値なども出力パラメータとして表す。このパラメータで回路IPの出力側のインターフェイス情報を記述することができる。

環境パラメータは、回路IPの機能、入力、出力の3つの種類のパラメータが示す特性を保証できる電源電圧範囲や動作温度範囲などの適用範囲を記述するパラメータである。

回路性能を記述するための4つのパラメータ




図-7 回路IPパラメータの分類

Fig.7 Categorization of Circuit IP parameters

Automotive Electronics（車載制御機器）部門では前述の回路IPの最小機能単位のそれぞれについて、過去の経験、ノウハウを検討し、4種類のパラメータにおいて織り込むべき項目を整理し指針を作成した。たとえば、図8のような簡単な回路ブロック（回路IP）についても、確実に再利用するためには、少なくとも13項目のパラメータ（表2）を検証する必要がある。

これらのパラメータが示す特性値を明確にすることが回路IPの仕様設計であり、内包する素子の特性とパラメータとの関係を定量化することが、定数設計を実施することになるのである。またさらに、このパラメータ項目がそのまま、回路IPを単独で検証するための検査仕様にもなる。このように回路IPのパラメータを軸に設計していくことが、一貫した記述で設計意図を伝えるための有効な手段となる。




図-8 アナログ入力回路例

Fig.8 Sample analog input circuit


3.4 パラメータ定量化の効果

図9に2つの回路IP接続時の検証例を示す。この検証の場合、出力側となる回路IPの出力パラメータ（VB-出力HレベルVout特性）と入力側となる回路IPの入力パラメータ（VB-Hレベル判定閾値）のうち、バッテリー電圧（VB）として共通のパラメータを用いて、動作電源電圧限界値を求めている。

表-2 回路IPパラメータ例

Table 2 Sample Circuit IP parameters

	Parameter	Symbol	Condition	Min	Typ	Max	Unit
環境	動作保証回路周辺温度	Toap		-40	25	+105	°C
	動作保証VD電源電圧	VDop	Ta=全Taop範囲	-50	—	+50	V
機能制御	Vin-Vout特性ゲイン	GAIN	Ta=全Taop範囲	0.9998	—	1	—
	出力立ち上がり時定数	Tup1	Ta=全Taop範囲, 負荷容量 CL≤1000pF	0.70	1.00	1.34	ms
		Tup2	Ta=全Taop範囲, 負荷容量 CL=0.01uF	0.79	1.10	1.44	ms
		Tup3	Ta=全Taop範囲, 負荷容量 CL=0.1uF	1.63	2.00	2.40	ms
		Tup4	Ta=全Taop範囲, 負荷容量 CL=1uF	10.0	11.0	12.0	ms
	出力立ち下り時定数	Tch1	Ta=全Taop範囲, 負荷容量 CL≤1000pF	0.70	1.00	1.34	ms
		Tch2	Ta=全Taop範囲, 負荷容量 CL=0.01uF	0.79	1.10	1.44	ms
		Tch3	Ta=全Taop範囲, 負荷容量 CL=0.1uF	1.63	2.00	2.40	ms
		Tch4	Ta=全Taop範囲, 負荷容量 CL=1uF	10.0	11.0	12.0	ms
	ゲイン周波数特性	GAIN1	Ta=全Taop範囲, 負荷容量 CL=オープン、周波数=100Hz	-2.31	-1.45	-0.77	dB
		GAIN2	Ta=全Taop範囲, 負荷容量 CL=オープン、周波数=10KHz	-38.5	-34.0	-32.8	dB
		GAIN3	Ta=全Taop範囲, 負荷容量 CL=オープン、周波数=1MHz	-78.5	-76.0	-72.8	dB
入力	Vin入力電流係数	KIp	Ta=全Taop範囲	9.371	9.868	10.364	KΩ
	Vin接地電圧係数	KGp	Ta=全Taop範囲	0.0119	0.0132	0.0148	—
	Vin出力電圧係数	Kop	Ta=全Taop範囲	0.9852	0.9868	0.9881	—
	入力最大定格電圧	Vinmax	Ta=全Taop範囲, Vin-Vout < 50V	-50	—	50	V
	VD電源消費電流	Id	Ta=全Taop範囲, VD=50V, VGND=0V, I svc=0A	0	—	5	nA
出力	Vout出力電流係数	Kiout	Ta=全Taop範囲	9.496	10.000	10.502	KΩ
	出力最大定格電圧	Voutmax	Ta=全Taop範囲, Vin-Vout < 50V	-50	—	50	V



検証の容易性と確実性向上⇒品質／設計効率向上

図-9 回路IPパラメータでの接続検証例

Fig.9 Sample verification of circuit connection via IP parameters

検証例のように該当するパラメータを重ねるだけで、種々の回路接続時の動作特性が確認できる。このようにパラメータにより、検証の容易性と確実性を向上させることができ、設計効率と品質の向上が可能となる。

4

IP化支援ツールの開発

4.1 開発のねらい

上述したIPを、製品設計に活用していくためには、IPの確実な管理と再利用の効率化も必要である。

これらを満足させるために、以下の様な設計業務フローを行うこととし、これを支援する設計支援ツールを開発し、社内LANに接続された各設計者のパソコンから使用できる環境にした。

4.1.1 IP作成及び登録段階の業務フロー

- ①設計者がIPを設計
(設計資料等をDBに順次仮登録)
- ②IP審議会にIP登録申請
- ③IP審議会で審議
- ④IP管理者によりDBに正式登録

4.1.2 IP再利用段階の業務フロー

- ①母体製品構想設計
- ②母体製品に使用するIPリスト作成
- ③電気CAD上にIPリストから回路を設計
- ④電気CAD上でIPDBとリンクさせて設計情報の参照や設計審査
- ⑤回路DR実施し合格後、母体回路承認
- ⑥仕向け回路設計
- ⑦回路DR実施し合格後、仕向け回路承認
- ⑧基板設計の業務に移る。

4.2 支援ツールの概要（機能紹介）

4.2.1 IP設計支援DB

IPの作成、参照及び管理と、製品毎の使用IPリストの作成機能を、ブラウザから使用できる様に開発した。(図10)




図-10 IP設計支援データベース

Fig.10 IP Design Support Database

①IPの作成（4.1-(1)-①をサポート）

IPを用いて再利用設計を効率に行える様にするために、以下の様なデータが登録できる。

- ・分類用キーワード（回路ブロック分類、概要等）
- ・設計仕様書（パラメータ含む）
- ・回路図（CADデータに関しては後述）
- ・設計に使用する技術標準
- ・シミュレーションのモデルや環境設定ファイル
- ・評価報告書 等

②IPの管理（4.1-(1)-②③④をサポート）

IPは、作成状態や登録後も変更（注）があるため、以下の様な機能で管理を行う。

注：IPは登録された時が再利用可能なレベルであるが、完成ではなく、更に価値を高めていく物。

- ・版数管理
- ・整備度や登録状態の明示
- ・登録申請から審議、登録までのワークフロー

③製品毎のIPリストの作成（4.1-(2)-②をサポート）

構想設計の後で、回路設計を行う準備として、仕様とIPの分類キーワードを利用して、仕様にあったIPを適切に且つ効率的に選択できる。

- ・IPの検索
- ・IPの登録情報の参照
- ・製品のIPリストの作成
- ・製品のIPリストのファイル出力
- ・製品のIPリストの登録（保護）

4.2.2 電気系CADのIP設計対応

当社が使用している電気系CADのDesign Synthesys上でIPを使用した設計が効率的に行える様に以下の機能を、Design Synthesysに追加開発した。(図11)




図-11 電気系CADのIP設計対応機能

Fig.11 Electric CAD functions accommodating IP design

①IP用回路作成 (4.1-(1)-①をサポート)

IPとして管理する回路ブロックを、部品ライブラリと同様に事前に作成と登録する機能であり、CADの標準的な回路編集機能は殆どサポートしている。

また、IP特有の機能としては、IPの範囲を視覚的に且つデータの明瞭化するためにIPを囲うIP枠と、回路図に配置後IP枠外と信号接続できる専用の端子を設けた。

これらの機能は、管理者しか使用できない様に設定しており、一般使用者は次項以降の機能しか利用できない。

②製品用回路を設計 (4.1-(2)-③をサポート)

製品のIPリストのファイルを読み込むことによりIPに対応する回路ブロックを呼び出し、回路上に配置できる。

回路図上で、IP内の部品種類や信号接続等の回路の基本情報を変更できない様にしている。尚、部品番号やコメント等の回路性能に関係しない情報は編集可能である。

③回路図上のIPからIPDB内の情報を参照 (4.1-(2)-④をサポート)

回路の設計DR時等でIPの設計仕様書等詳細を参照するために、回路図上のIPからIPDBと連携して参照できる。

④その他

IP設計対応機能は、当社独自機能であるが、後工程等での回路データの利用を考慮して、IP設計した回路図が標準のDesign Synthesysで、今まで通り内容確認やデータの利用ができる様に考慮した。

4.3 今後の目標

IP設計を支援ツールとして必要とされる機能は、上述以外にも多くあるが、今回は、IPによる設計を開始できる(管理と効率化に重要な)最低限の環境を構築した。今後も開発を継続して行い、より良い設計環境にしていく。(構築案の一例を以下に記載)

①PDMなど他のツールとの情報連携

- 例：・部品やIPを利用した製品の品質情報との連携。
- ・CADやシミュレーションとの密連携。

②IP間の回路動作チェック

- 例：・各回路IPパラメータを利用したIN/OUTの電気特性の整合チェック。

③回路以外のIPとの連携

- 例：・回路特性からくる基板設計での配慮事項を、基板CAD上にタイムリーにアドバイス表示。
- ・放熱が必要なIP(電気部品)と機構IPを、熱設計ツールで連携させ、最適な設計支援。

5

今後の取り組み

IP化による効果を得るまでに掛けなければならない投資(労力)は、非常に大きなものである。個々の機能ブロックを再利用できるようにしIP化するために投資が必要である。また、回路設計においてのみ再利用が可能な回路IPを更に発展させ、他分野のIP(たとえば、基板IP、製造IP・検査IP、ソフトIP、機構IP)との接続を定量的に検証できるパラメータを作り込んで行くにも投資が必要である。さらに我々は、この投資を短期間に回収しつつ、将来の飛躍のために、設計IPを着実に蓄積していかなければならない。

全ての機能ブロックを同じ高度なレベルでIP化しては、到底この課題を解決することはできない。機能ブロック毎に再利用される回数やアプリケーションの範囲(IPの有効性)を的確に判断し、IP化レベルを分ける必要がある。

たとえば、1,2回しか再利用されないような回路IPは、特にパラメータの詳細記述はしなくても、設計仕様書とできるだけ多くの評価結果情報をIPデータベース上で提供するだけでよいであろう。

次に、何度も使用されるが比較的用途の固定化した回路(たとえば、エンジン制御コンピュータ専用のIC回路など)もまた、パラメータ詳細記述はしないまでも、再利用の容易化を考慮して、対応仕様毎の回路切替方法を明確に場合分けして示すといった方法でのIP化でよいであろう。勿論、回路設計仕様書や評価結果情報も一括してIPデータベース上で提供する必要がある。

そして最後に、多種多様な機種で何度も再利用することが可能な回路（たとえば、電源回路や通信回路など）は、初期の設計段階から定量的にパラメータを記述していくことで、再利用時の生産性を最大限に上げていくことができるであろう。このようにIP設計に掛ける労力（投資）とIP化により得られる効果をトレードオフしながら、効果的に資産を積上げていく活動を推進していかなければならない。

6

おわりに

IPベースでの設計をすることで得られる設計効率の向上、品質向上は非常に大きなものであることが期待できる。当社が掲げるVISION2012の目標値（お客様の評価No.1、効率2倍、成長2倍）を達成していくためにもなくてはならない改革（設計業務のパラダイムチェンジ）であると確信している。

有効な設計支援ツールと我々設計者の地道な根気強い活動で、将来、ASIC開発と同様に効率5倍も夢ではないのである。

参考文献

- 1) Michael Keating/Pierre Bricaud：リユース・メソッド・マニュアル 丸善（株）（2000）

筆者紹介



岡原 章雄
(おかはら あきお)

1986年入社。以来、エンジン制御用ECUの開発に従事。現在 事業本部 車両制御事業部 第一制御技術部エキスパート。



三輪 昇平
(みつわ しゅうへい)

1982年入社。以来、エンジン制御用ECU、設計支援ツール開発に従事。現在 事業本部 車両制御事業部 車載技術部 チームリーダー。



木村 修治
(きむら しゅうじ)

1982年入社。以来、エンジン制御用ECUの開発に従事。現在 事業本部 車両制御事業部 第一制御技術部長。